邏輯與計算機設計基礎(第5版)

邏輯與計算機設計基礎pdf是一套完整版的計算機學習電子課本。全書一共分為了12個章節內容，語言通俗易懂，不管是作為高等學院學生自學還是教師授課研究使用都是不錯的選擇！快來綠色資源網下載吧！

圖書介紹

《邏輯與計算機設計基礎》以通用計算機為線索，由淺入深地講解了邏輯設計、數字系統設計和計算機設計。

第1——4章為邏輯設計，包括數字系統與信息、硬件描述語言和組合邏輯電路、組合邏輯設計以及時序電路；

第5——7章為數字系統設計，包括數字硬件實現技術、測試與驗證對設計成本的影響、寄存器與寄存器傳輸以及存儲器基礎；

第8——12章為計算機設計，包括計算機設計基礎、指令集結構、RISC與CISC中央處理器、輸入輸出與通道，以及存儲系統。

書中附有60多個主要來自現代日常生活中產品設計的真實例子和問題，可以激發讀者的學習興趣。本書強調硬件描述語言在教學中的重要性，不僅可以作為計算機科學、計算機工程、電子技術、機電一體化等專業學生學習硬件的一本絕佳教材，也可以作為弱電類工程師和計算機科學工作者的理想參考書籍。

邏輯與計算機設計基礎電子書目錄

Logic and Computer Design Fundamentals

出版者的話

譯者序

前言

第1章　數字系統與信息1

1.1　信息表示2

1.1.1　數字計算機3

1.1.2　其他計算機4

1.1.3　通用計算機的進一步說明7

1.2　計算機系統設計的抽象層次8

1.3　數制10

1.3.1　二進制11

1.3.2　八進制與十六進制12

1.3.3　數字范圍13

1.4　算術運算14

1.5　十進制編碼17

1.6　字符編碼18

1.6.1　ASCII字符編碼18

1.6.2　校驗位21

1.7　格雷碼22

1.8　本章小結23

參考文獻24

習題24

第2章　組合邏輯電路27

2.1　二值邏輯和邏輯門27

2.1.1　二值邏輯28

2.1.2　邏輯門29

2.1.3　用硬件描述語言表示邏輯門32

2.2　布爾代數33

2.2.1　布爾代數的基本恒等式34

2.2.2　代數運算36

2.2.3　反函數38

2.3　標準形式39

2.3.1　最小項和最大項39

2.3.2　積之和42

2.3.3　和之積43

2.4　兩級電路的優化43

2.4.1　成本標準44

2.4.2　卡諾圖結構45

2.4.3　二變量卡諾圖47

2.4.4　三變量卡諾圖48

2.5　卡諾圖的化簡50

2.5.1　質主蘊涵項50

2.5.2　非質主蘊涵項51

2.5.3　和之積優化52

2.5.4　無關最小項53

2.6　異或操作和異或門55

2.7　門的傳播延遲56

2.8　硬件描述語言簡介58

2.9　硬件描述語言—VHDL60

2.10　硬件描述語言—Verilog67

2.11　本章小結72

參考文獻72

習題72

第3章　組合邏輯電路的設計79

3.1　開始分層設計79

3.2　工藝映射82

3.3　組合功能模塊85

3.4　基本邏輯函數85

3.4.1　定值、傳遞和取反85

3.4.2　多位函數86

3.4.3　使能87

3.5　譯碼89

3.5.1　譯碼器和使能結合92

3.5.2　基于譯碼器的組合電路95

3.6　編碼96

3.6.1　優先編碼器96

3.6.2　編碼器的擴展98

3.7　選擇98

3.7.1　多路復用器98

3.7.2　基于多路復用器的組合電路105

3.8　迭代組合電路109

3.9　二進制加法器110

3.9.1　半加器110

3.9.2　全加器110

3.9.3　二進制行波進位加法器111

3.10　二進制減法112

3.10.1　補碼114

3.10.2　采用補碼的二進制減法115

3.11　二進制加減法器115

3.11.1　有符號的二進制數116

3.11.2　有符號二進制數的加法與減法118

3.11.3　溢出119

3.11.4　加法器的HDL模型121

3.11.5　行為描述122

3.12　其他的算術功能模塊124

3.12.1　壓縮125

3.12.2　遞增126

3.12.3　遞減127

3.12.4　常數乘法127

3.12.5　常數除法127

3.12.6　零填充與符號擴展127

3.13　本章小結128

參考文獻129

習題129

......

邏輯與計算機設計基礎pdf內容特點

第1章的更新包括對計算機系統抽象層次的討論，以及它們的作用，還簡要介紹了數字設計的過程。為加強國際化，第1章還有一些關于字符編碼的新內容。

本書在第2章就開始介紹硬件描述語言（HDL），比以前的版本更早。對于涉及組合和時序邏輯設計的章節，都會給出電路的HDL描述以及邏輯框圖與狀態圖，從而表明在當代數字系統設計實踐中HDL變得日益重要。關于傳播延遲（數字系統基本的一階設計約束）的內容已經移到了第2章。

第3章結合原來第3章中有關功能模塊的內容和原來第4章中有關算術電路模塊的內容，展現一組常見的組合邏輯功能模塊，這些功能模塊的HDL模型在本章隨處可見。第3章介紹分層設計的概念。

時序電路出現在第4章。這一章包括原來第5章中對設計過程的描述和原來第6章中的時序電路定時、輸入同步和亞穩態的相關知識。有關JK觸發器和T觸發器的描述放到了教材的配套網站上。

第5章討論一些與數字硬件實現相關的話題，包括互補金屬氧化物（CMOS）門和可編程邏輯的設計。除包含原來第6章中的大部分內容外，現在的第5章還簡要地介紹了測試與驗證對設計成本的影響。由于使用本教材的很多課程都用現場可編程門陣列（FPGA）來進行實驗練習，所以我們對FPGA的敘述進行了擴充，通過一個簡單的、基本的FPGA結構來講解許多商用FPGA系列中都會出現的基本可編程元器件 。

剩下的章節（包括計算機設計在內）已經進行了更新，以便反映從上一個版本以來出現的最新變化。重要的更新包括將高阻緩沖器從原來的第2章移動到6.8節中，以及在第9章增加了如何在高級語言中用過程調用和返回來實現函數調用的相關討論。